7月27日の台湾株式市場では台湾積体電路製造(TSMC)の株価が急騰。前週末比9.97%高の424.50台湾ドルの制限幅の上限(ストップ高)まで上昇して取引を終えた。発端は23日の米インテルのボブ・スワン最高経営責任者(CEO)のアナリストとの電話会議での発言「我々は他者の製造プロセスを必要としている。その準備を進める」インテルの先端半導体の量産が大幅に遅れるとの表明でTSMCの優位性が一段と高まるとの見方が広がった。23日のインテルの4半期決算の発表では7nmプロセスの量産投入が2022〜2023年まで遅れると明らかにした。TSMCや韓国サムスンは既に7nmプロセスは量産中で、TSMCは今年に入って5nmプロセスの量産を開始している。インテル株は24日に約16%も下落した。
ここで注意が必要なのは各社が7nmプロセスと呼ぶ製造技術の定義がバラバラであること。一応、半導体業界では、国際半導体技術ロードマップ委員会(ITRS委員会)が発行する国際半導体技術ロードマップ(ITRS)があり、10nmプロセスノードの先に7nmプロセスノード、5nmプロセスノードが定義されている。このプロセスノードは以前は最小線幅あるいは最小加工寸法を意味していた。ITRSではロジック半導体デバイスは最下層金属配線のM1層のハーフピッチで示すと定めていた。ところがインテルを含むロジックデバイス業界はITRSの方針に従わず、MOSトランジスタのゲート長を技術ノードとして扱ってきた。ゲート長はフォトマスク上の寸法より微細に加工され、配線のハーフピッチよりも小さな値となるため、ビジネス上の理由でメーカー各社が採用した。これを商用ノードと呼ぶ人もいる。ところが、微細化を進めてゲート長を短くすると短チャネル効果と呼ばれる現象が顕著化し、ゲート長を微細化するペースが落ちる。そこで、ゲート長でノードを示すこともやめ、前世代の技術ノードの0.7倍の値を新技術ノードに採用するようになった。この結果、技術ノードで示される寸法は実際のデバイスのどこの寸法も示さなくなった。
さて、インテルは10nmプロセスの量産立ち上げに苦しんだ話を7月13日のブログ記事に書いた。このときTSMCやサムソンは7nmプロセスの量産を始めていた。インテルはTSMCやサムソンに微細化技術で遅れを取っていたのであろうか。実は微細配線のピッチで見るとインテルの10nmプロセスはTSMCやサムソンの7nmプロセスとほぼ同等。湯之上隆氏は2017年12月に開催された国際学会IEDMで発表された論文とチップ解析の情報からインテルの10nmプロセスは(Cu(銅)の巨大グレインを原因とする微細化による配線抵抗の増大対策として)最下層金属配線をCu(銅)から(新材料の)Co(コバルト)に変更、酸化膜への金属の拡散を防ぐバリアメタルにCuを含有した(新材料の)Ru(ルテニウム)を導入した結果、Co配線とバリアメタルの化学機械研磨(CMP)の立ち上げに苦戦していて、TSMCとサムスンは7nmプロセスでIBMが開発した技術(tCoSFB)をバリアメタルに導入して、(従来材料の)Cu配線のままCo配線より低い配線抵抗を実現していると推測する。約20年前に金属配線がAl(アルミニウム)からCu(銅)に変更する時もIBMが開発したデュアルダマシン技術が決定打になった。米国の底力を感じる。つまり、今回のインテルショックが米国(インテル)が台湾(TSMC)や韓国(サムスン)に負けたという単純な図式ではない。
14nmプロセスによって製造されたウエハー
Ando's Microprocessor Information
BREAKING: Intel CEO Bob Swan to step down effective February 15; VMWare's Pat Gelsinger to replace him - sources (via @DavidFaber)https://t.co/XLPp4Dgass
— CNBC Now (@CNBCnow) 2021年1月13日
Intel shares surge 8% after sources tell CNBC that CEO Bob Swan will be leaving on February 15th https://t.co/XLPp4Dgass pic.twitter.com/gFhcjtxnir
— CNBC Now (@CNBCnow) 2021年1月13日
